출력 일자: 2003/10/1

발송번호 : 9-5-2003-038198750

수신 : 서울 중구 남대문로2가 118 해운센터빌딩

발송일자: 2003.09.30

본관 17춤 백덕열 귀하

제출기일: 2003.11.30

100-770

특허청

의겨제출통지서

NOTICE CF REQUEST FOR SUBMISSION OF ARGUMENT

출원인

명칭 샤프 가부시키가이샤 (출원인코드: 519980961371)

주소 일본 오사까후 오사까시 아베노꾸 나가이께쪼 22방 22고

대리인

성명 백덕열 외 1명

주소 서울 중구 남대문로2가 118 해문센터빌딩본관17층

출원번호

10-2001-0044511

발명의 명칭

복수의 열 전국 구동회로 및 이를 포함하는 표시장치

이 출원에 대한 심사결과 아래와 같은 거절이유가 있어 톡허법 제63조의 규정에 의하여 이를 통지하 오니 의견이 있거나 보정이 필요할 경우에는 상기 제출기일까지 의견서[특허법시햄규칙 별지 제25 호의2서식] 또는/및 보정서[특허법시행규칙 별지 제5호서식]를 제출하여 주시기 바랍니다.(상기 제 호의일에 대하여 매회 1월 단위로 연장을 신청할 수 있으며, 이 신청에 대하여 별도의 기간연장승인 통지는 하지 않습니다.)

이 출원의 특허청구범위 제1, 4-7항에 기재된 발명은 그 출원전에 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 아래에 지적한 것에 의하여 용이하게 발명할 수 있는 것이므로 특허법 제 29조제2항의 규정에 의하여 특허로 받을 수 없습니다.

[0] 211]

본원의 청구범위 제1, 4-7항에 기재된 발명은 타이밍 신호발생회로, 열전극 구동회로, 행전극구동회로 등의 연결관계에 특징을 가지는 반면, 한국공개특허공보 제1998-25131호(1998.07.06)에서는 신호선 드라이버가 클럭신호 및 화소데이터 신호를 접송하는 이동배선에 의해 캐스케이드 접속되어 각각 클럭신호에 동기하여 화소데이터신호를 차례로 신호선에 공급하는 복수의 드라이버 IC에 대해서 나타나 있으며, 또한, 제1열 전극구통회로에서의 주사신호가 행전극 구동회로에서 캐스케이드 방식으로 전송되는 구성에 대해서 나타나 있습니다. 따라서, 본원발명은 타이밍 신호발생회로로부 방식으로 전송되는 구성에 대해서 나타나 있습니다. 따라서, 본원발명은 타이밍 신호발생회로로부터의 신호 전송의 연결관계에 있어서 인용발명과 차이를 가지고 있으나, 인용발명에서도 복수의 드라이버 IC가 캐스케이드 방식으로 연결되는 것은 기재된 바가 있으며 제어신호가 캐스케이드 방식으로 전송되는 구성도 나타나 있으므로 이러한 제어신호의 연결을 행구동회로로 연결하는 것은 집적화에 따른 단순한 설계변경에 불과하며 상기 집적화에 대한 효과는 이미 당업자에겐 충분히 알려진 효과로서 현저한 효과로 인정할 수 없습니다.

따라서, 본원발명은 삼기 인용발명으로부터 용이하게 발명할 수 있습니다.

[정 부]

첨부1 한국공개특허광보 1998-25131호(1998.07.06) 1부 끝.

출력 일자: 2003/10/1

2003.09.30

특허청

심사4국

영상기기심사담당관실

심사관 고종욱

<<안내>>

문의사항이 있으시면 🕿 042-481-5989 로 문의하시기 바랍니다.

즉허형 직원 모두는 깨끗한 즉허행정의 구현물 위하여 최선을 다하고 있습니다. 만일 업무처리과점에서 직원의 부조리행 위가 있으면 신고하여 주시기 바랍니다. ▶ 홈페이지(www.kipo.go.kr)내 부조리신고센터

2-2

1998-025131

\$1998-N25131

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(11) 골개버중

(되) Int. Cl.	(43) 공개일자 199년(17월(6일
GDZF 1/133	(40) GAIRM TENGRISHES
(21) 출원번호	展 1997-049842
(22) 출원일자	1997년 09월 24일
(30) 무선권주장	8-251593 1995년09월24일 일본(JP) 가부시키가이샤 도시바 - 나시우로 다이조
(71) 출원인	
(MA) HIGHT!	일본 가나기와켄 가와사키시 사이와이쿠 호리카와초 72반치 사미즈 칸
(72) 발명자	• •=•=
	일본 가나기와켄 가와사키시 가와사키쿠 나신초 7반치 1 도시바 덴시 엔지 나머림 가부시키가이샤 내
	사사키 다케시
	일본 가나가와켄 가와사키시 가와사키쿠 니신초 7반치 1 도시바 델시 엔지 니어링 가부시키가이샤 내
(74) 대리인	김명신, 영주석
<i>실사점구 : 일을</i>	

足學

(54) 액정표시장치

OCT.23.2003

보 말명은 복수의 핵정화소가 매트릭스형상으로 배치되는 액정표시장치, 통해 화상을 표시하기 위해 이 백정화소의 전압을 제어하는 표시제어회로에 관한 것으로서, 액정표시장치는 복수의 액정화소의 매트릭스 어레이, 복수의 액정화소의 행을 따라서 형성되는 복수의 주사선, 및 복수의 액정화소의 열에 대용하여 명성되는 복수의 식호선을 갖는 액정패널과, 복수의 주사선의 각각을 통하여 1행의 액정화소의 연택하고 형성되는 복수의 신호선을 통하여 선택행의 액정화소의 전압을 제어하는 표시제어회로를 구비하고 표시제어회상기 복수의 신호선을 통하여 선택행의 액정화소의 전압을 제어하는 표시제어회로를 구비하고 표시제어회상기 복수의 신호선을 차례로 구동하는 신호선 드라이버를 포함하며, 신호선 드라이버는 클릭 신호 및 화로는 목수의 신호선들 차례로 구동하는 신호선 드라이버를 포함하며, 신호선 드라이버는 클릭 신호 및 화로 등 학생 시호 이용배선에 의해 캐스케이드 점속되어 각각 클릭 신호에 동기하여 화소 데이타 신호를 차례로 소청수의 신호선에 공급하는 복수의 드라이버 10를 가지며, 특히 삼기 액정표시장치에서는 신호를 차례로 소청수의 신호선에 공급하는 목수의 드라이버 10를 가지며, 특히 삼기 액정표시장치에서는 그라이버 10가 화소데이타 신호와 함께 다음단계에서 콜렉되는 클릭 신호의 위상오차를 수정하는 클릭 대형 정영회로를 갖는 것을 특징으로 한다.

四亚军

£2

BALK

도면의 관련과 설명

- 도 1은 중래의 액정표시장치의 신호선 드라이버의 구조를 개략적으로 도시한 블럭도,
- 도 2는 본 발명의 한 실시예에 관한 액점표시장치를 개략적으로 도시한 평면도.
- 도 3은 도 2에 도시한 신호선 드라이버의 구조을 개략적으로 도시한 블럭도,
- 도 4는 도 3에 도시한 각 드라이버(C의 구성을 상세하게 도시한 회로도,
- 도 5뉴 돈 4에 도시한 듀티 사이를 레귷레이터로서 사용되는 PLL(Phase Locked Loop) 회로의 구성을 도시 한 회로도,
- 도 6은 도 5에 도시한 전압제어 가변파수 발진회로의 구성을 도시한 회로도,
- 도 7은 도 6에 도시한 전압제어 가변주파수 발진회로의 등작을 도시한 타임차트,
- 도 8은 도 4에 도시한 듀티 사이를 레굴레이터로서 사용되는 DLL(Delay Locked Loop)회로의 구성을 도시 한 회로도,
- 도 9는 도 8에 도시한 전압제어 지연회로의 구성을 도시한 회로도,
- 도 10은 도 8배 도시한 CL회로의 동작을 도시한 타임차트,
- 도 11은 도 3에 도시한 드라이버IC가 어레이 기판상에 장확되었을 때의 배선상태를 도시한 사시도.
- 도 12는 도 3에 도시한 이동 배션을 전원 라민에도 적용하는 경우에 각 드라이버!에 부가되는 전압 안정 화 회로를 설명하기 위한 회로도 및

도 13은 도 12에 도시한 전압안정회로를 갖는 드라미버 IC가 어레이 기판상에 장착되었을 때의 배선상태를 나타내는 사시도이다.

◆도면의 주요 부분에 대한 부호의 설명

2: 입력패드부

4: 제1 버퍼앰프

6: 듀티 사이클 레뮬레이터

?: 제 2 래치회로

10: 미동배선

20: 액정표시장치

22: 액정패널

23: 신호선 드라이버

24: 주사선 드라이버

25: 인터페미스

발명의 상시된 설명

보명의 목적

健罗OI 今时上 才会 坐 二 足砂型 否律才会 본 발명은 복수의 액정화소가 매트릭스형상으로 배치되는 액정표시장치에 관한 것으로 특히 화상을 표시 하기 위해 미 액정화소의 진압을 제어하는 표시제어회로에 관한 것이다.

일반적으로 액티브 패트릭스협의 액정표시장치는 액정층이 어레이 기판 및 대향기판 사이에 유지되는 액정파념을 갖는다. 어레이 기판 및 대향기판의 각각은 투명한 유리판을 베이스로 하여 형성되고 액정층은 정패념을 갖는다. 어레이 기판 및 대향기판의 각각은 투명한 유리판을 베이스로 하여 형성되고 액정층은 어레이 기판과 대향기판의 등에 응진되는액정조성률로 구성된다. 어레이 기판은 복수의 항소전국의 때를 어레이와, 이 화소전국이 행을 따라서 각각 형성되는 복수의 주사선과 이 화소전국의 멸을 따라서 탁스 어레이와, 이 화소전국이 행을 따라서 각각 형성되는 복수의 주사선과 이 화소전국의 물을 따라서 각각 형성되는 복수의 신호선과, 이 주사선 및 신호선의 교차위치 가까이에 각각 형성되어 각각 1주사선 각각 형성되는 목수의 신호선과, 이 주사선 및 신호선의 교차위치 가까이에 각각 형성되어 각각 1주하는으로부터의 선택신호에 응답하고 1신호선을 1화소전국에 전기적으로 접속되는 스위형 소자로서 기능하는으로부터의 선택신호에 응답하고 1신호선을 보수의 주사선 각각에 공급하는 주사선 드라이버님와, 화소대복수의 박막 트랜지스터(IFT)와, 선택신호를 복수의 주사선 각각에 공급하는 주사선 드라이버님과 화상이 이타 선호를 복수의 신호선에 공급하는 신호선 드라이버를 구비한다. 상기 액정표시장치에서는 화상이 이 화소전국 및 공통전국 간의 전위차에 대응하여 표시된다.

예름 들어, 신호선 드라이버는 도 1에 도시한 바와 같이 배열되는 복수의 드라이버 IC로 구성된다. 이 드라이버IC는 전원라인(YDD), 전원라인(RND), 데이타 라인(DATA), 제머신호라인(OTT)을 포함하는 골통 버 스라인에 접속되고, 이 공통 버스라인과 함께 액정패널의 외부 둘레에 인절하는 드라이버 기판 상에 배치

그런데, 상술한 드라이버 기판을 갖는 액정표시장치에서는 보다 큰 화면 크기 또는 보다 높은 해상도를 얻는 경우에 액정패널의 테두리 크기를 증대시킬 필요가 생긴다. 이 때문에, 006(Chip On Glass) 장학 기술이 드라이버 기판을 물필요하게 하기 위해 제안되어 있다. 이 기술에서는 박막 배선이 어레이 기판의 유리 표면에 보존된 접속단자에 컨택트하여 형성되고 복수의 드라이버 IC의 베어침(bare chip)이 이 박

막 배선에 답谐된다.
그러나, 현재의 COG 장학 기술로 형성되는 박막배선은 비교적 높은 저항값을 갖기 때문에 배선의 폭을 좁기하는 것이 어렵다. 이것은 액정패널의 테두리 크기를 증대시키는 요인이된다. 또한, 액정패널의 제조기하는 것이 어렵다. 이것은 액정패널의 테두리 크기를 증대시키는 요인이된다. 또한, 액정패널의 제조에서는 일반적으로 복수의 어레이 기판이 [장의 유리판으로 제조된다. 즉, 각 어레이 기판내에 배치되는 결상기 유리판을 구봉하여 얻어지는 한 영역으로 형성된다. 모든 박막배선이 어레이 기판내에 배치되는 결상기 유리판을 구봉하여 얻어지는 한 영역으로 형성된다. 모든 박막배선이 어레이 기판내에 배치되는 경상이 유리막을 구봉하여 얻어지는 한 영역으로 형성된다. 이것은 액정패널의 제조비용을 증대시키는 결과가 된 판으로부터 얻어지는 어레이 기판수가 감소된다. 이것은 액정패널의 제조비용을 증대시키는 결과가 된 판으로부터 얻어지는 어레이 기판수가 감소된다. 이것은 액정패널의 제조비용을 증대시키는 결과가 된다. 또한, 공통 버스라인에 대용하는 박막 배선만을 외부의 프린트 배선판에 형성하는 것도 생각함 수다. 또한, 공통 버스라인에 대용을 들화시키는 기생용당을 증가시켜 고속의 신호전송을 어렵게 한다. 또한, 면, 이것이 전송신호의 대응을 둔화시키는 기생용당을 증가시켜 고속의 신호전송을 어렵게 한다. 또한, 면, 이것이 전송신호의 대응을 둔화시키는 기생용당을 증가시켜 고속의 신호전송을 어렵게 한다. 또한, 면 이것이 전송신호의 대응을 또한 상의 공통 버스라인으로부터 복사되기 쉬워진다. 따라서, 이 불필요한 전파가 이 프린트 배선판 상의 공통 버스라인으로부터 복사되기 쉬워진다. 따라서, 이 불필요한 전파가 이 프린트 배선판 상의 공통 버스라인으로부터 복사되기 쉬워진다. 따라서, 이 불필요한 전파가 되는 경상 전체를 함시하는 안된다.

또한, 테두리 크기 및 제조비용의 증대를 방지하기 위해 복수의 드라이버ic를 206 장착기술에 의해 어레이 기판상에 형성하고 이 드라이버ic사이에 이동 배선의 박막을 형성하는 것도 생각할 수 있다. 이동 배선은 이 드라이버ic를 캐스케이드 접속하고, 각 드라이버를 경유한 신호를 전송한다. 그러나, 이와 같은 선은 이 드라이버ic를 캐스케이드 접속하고, 각 드라이버를 경유한 신호를 전송한다. 그러나, 이와 같은 전은 이 드라이버ic를 포스커이드 접속하고, 각 드라이버를 경유한 신호를 전송한다. 실형에 의하면, 클럭신구성에서는 클럭 주파수가 5kk 정도의 낮은 신호전송속도밖에 얻어지지 않는다. 설형에 의하면, 클럭신구성에서는 클럭 주파수가 5kk 정도의 낮은 신호전송속도밖에 얻어지지 않는다. 따라서, 정상적인 신호전호의 펼스폭이 1개의 드라이버ic를 통과할 때마다 최악의 경우 40ms 저하된다. 따라서, 정상적인 신호전호의 필스폭이 1개의 드라이버ic를 통과할 때마다 최악의 경우 40ms 저하된다. 따라서, 정상적인 신호전호을 확보하기 위해서는 캐스케이드 접속되는 드라이버ic의 수를 최대 10개 정도로 제한해야한다.

蓝圈的 이루고자하는 기술째 蚤和

분 발명의 목적은 테두리크기 및 제조비용을 불필요하게 증대시키지 않고 보다 큰 화면 크기 또는 보다 높은 해상도를 얻을 수 있는 액쟁표시장치를 제공하는 데에 있다.

호명의 구성 및 작동

본 발명에 의하면, 복수의 액정화소의 패트릭스 어레미, 상기 액정화소의 행을 따라서 형성되는 복수의 주사선, 및 상기 액정화소의 열에 대응하여 형성되는 복수의 신호선을 갖는 액정패널과, 상기 주사선의 각각을 통하여 1행의 액정화소를 선택하고 복수의 신호선을 통하여 선택행의 액정화소의 전압을 제어하는

P.9

표시제어회로를 구비하며, 이 표시제어회로는 복수의 신호선을 차례로 구동하는 신호선 드라이버를 포함하고 이 신호선 드라이버는 적어도 음력 신호 및 화소데이타 신호를 전송하는 이동 배선에 의해 캐스케이드 접속되고 각각 음력 신호에 동기하여 화소 데이타 신호를 차례로 소정수의 신호선에 공급하는 복수의 드라이버 IC를 갖고, 각 드라이버 IC는 화소데이타 신호와 함께 다음단계에서 출력되는 클럭 신호의 튜틴 비를 적정화하는 파형 정형 회로를 갖는 액정표시장치가 제공된다.

마 액정표시장치에서는 각 드라이버IC의 파형정형회로가 클럭신호의 튜티비를 적정화하므로, 이 드라이버IC 수의 증대에 관계없이 전송능력을 유지할 수 있다. 예글들어, 복수의 드라이버IC가 COG 장착 에 의해 액정패널에 조합되어 교저항 박막의 이동 배션으로 캐스케이드 접속되는 경우에 있어서, 액정패 널의 테뚜리 크기 및 제조비용을 불필요하게 증대시키지 않기 때문에 이동 배선의 폭을 좁게 유지해도 정 상적인 신호전송이 가능해진다.

구체적으로는 액정표시장치는 클럭 주파수가 25배로부터 69% 정도의 높은 신호전송속도를 얻을 수 있다. 따라서, 보다 큰 화면 크기 또는 보다 높은 해상도를 얻기 위한 10개 이상의 드라이버 IC를 캐스케이드 접속할 수 있다.

미하 본 발명의 한 실시에에 관한 핵티브 매트릭스형 핵정표시장치를 도면을 참조하며 설명한다.

대하 본 발명의 한 실시에에 판한 핵티브 매트릭스형 핵정표시장치를 도면을 참조하여 설명한다.

도 2는 이 핵정표시장치(20)의 평면 구조를 개략적으로 도시한다. 액정표시장치(20)는 핵정층이 어레이 기판 및 대향기판 사이에 유지되는 핵정패널(22)과, 이 핵정패널(22)의 핵정화소의 전압을 제어하는 표시 제어회로를 갖는다. 어레이 기판 및 대향기판의 각각은 투명한 유리판을 베이스로 하여 형성되고 핵정층은 어레이 기판과 대향기판의 를에 충전되는 핵정조성물로 구성된다. 어레이 기판은 복수의 화소전국의 배트릭스 머레이와, 이 화소전국의 행을 따라서 각각 형성되는 복수의 주사선과, 이 화소전국의 열을 따라서 각각 형성되는 복수의 수사선과, 이 화소전국의 열을 따라서 각각 형성되는 복수의 신호선과, 이 주사선 및 신호선의 교차위치 가까이에 각각 형성되고 소위형 가장로서 기능하는 복수의 박막트랜지스터(FFT)를 구비한다. 각 FF(1)는 주사선에 접속되는 게이들와 1 신호선 및 1화소 전국에 접속된 커림트 패스를 갖고 주사선으로 부터의 선택신호에 점속되는 제안되는 전원 및 1화소 전국에 접속된 커림트 패스를 갖고 주사선으로 부터의 선택신호에 중당하여 신호선을 하고집국에 전기적으로 접속하기 위해 사용된다. 표시제어회로는 외부의 핵정컨트롤로부터 공급되는 전원 조진국에 전기적으로 접속하기 위해 사용된다. 표시제어회로는 인터페이스부(25)와, 인터페이스부(25)로 전입 화소데이타신호, 클럭신호 및 제어신호를 받고 이 제어신호의 제어에 의해 선택신호를 복수의 주사선에 차례로 공급하는 동작을 전원전압 및 제어신호로 받고 이 제어신호의 제어에 의해 클릭신호에 증기하여 공기하는 점심 전압, 화소데이타신호, 클릭신호 및 제어신호를 받고 제어신호의 제어에 의해 클릭신호에 증기하여 공기하는 전압, 하소데이타 신호를 복수의 신호선에 차례로 공급하는 동작을 전원전을 하에서 실시하는 1상의 신호선 드라이버(23)를 구비한다. 이 드라이버(23)로 학화를 구비한다 의학 원칙된다. 이 관리에버(23)를 구비한다 의사선 모리에 변경하여 배치되는 드라이버(23)는 학상에 각각 형성된다. 이 드라이버(23)로 학화를 구비한다 의사선 등 보기 원칙된다. 이 의 전화된다 조사선 드라이버(23)는 학상에 각각 형성된다. 주사선 드라이버(23)는 학생 패널(22)의 외부 둘레에 인접하여 배치되는 드라이버(23)는 각각 흥수번째의 신호선 및 작수번째의 신호선에 접속된다. 이 액정표시장치에서는 화상이 액정화소의 매트리스 어레이를 구성하기 위해 액정층을 통하여 대화하는 목수의 화소전국 및 공통접극간의 전위차에 대용하여 표시된다.

도 3은 신호선 드라이버(23)의 구조를 개략적으로 도시한다. 각 신호선 드라이버(23)는 도 3에 도시한 나와 같이 배열되는 복수의 드라이버 IC(1)로 구성된다. 복수의 드라이버 IC(1)는 미것을 따라서 형성되는 전원 라인(VDD) 및 전원라인(6ND)에 공통으로 접속됨과 동시에, 이 드라이버IC(1) 사이에 형성되는 이 등 배선(10)에 의해 캐스케이트 접속되는 반도체 베어침이다. 이 미롱 배선(10)은 각 드라이버IC(1)는 경유하여 화소데이타신호, 클럭신호, 및 여러 제어신호류 전송하기 위해 사용된다. 각 드라이버IC(1)는 경유하여 화소데이타신호, 클럭신호, 제어신호의 제어에 의해 클럭신호에 동기하여 화소데이타 신호 이 신호를 입력 패드부(2)를 통하여 받고, 제어신호의 제어에 의해 클럭신호에 동기하여 화소데이타 신호 로 차례로 소청수의 신호설에 공급하고 또한, 출력 패드부(3)로부터 다듬단계의 드라이버IC(1)에 출력하기 위해 이 신호를 파형 정형한다. 또한, 복수의 드라이버IC(1)에 베어침은 드라이버 기판에서 전원 라인(VDD 및 6ND)과 함께 절면층으로 퍼복된다.

고 (VDD 및 데ND)과 함께 불고함으로 파독된다.

도 4는 각 드라이버IC(1)의 구성을 상세하게 도시한다. 이동 배선(10)은 클릭 신호를 진송하는 클릭 라인(CLK), 화소데이타 신호을 진송하는 복수의 데이타 라인(DATA), 제어신호을 진송하는 복수의 제어인(CLK), 화소데이타 신호을 진송하는 복수의 데이타 라인(DATA), 제어신호을 진송하는 복수의 제어인(CNT)으로 구성된다. 드라이버IC(1)는 각각 클릭라인(CLK), 데이타라인(DATA), 제어라인(CNT)을 통하여 입력패드부에 공급되는 신호를 중폭하는 제 1 버퍼앰프(4)로부터 출력되는 클릭신호에 응답하고 통시에 러치(1etch) 소데이타 신호 및 제어신호를 제 1 버퍼앰프(4)로부터 출력되는 클릭신호에 대해서 듀티바를 적정화하는 듀티사이를 하는 제 1 래치회로(5), 버퍼앰프(4)로부터 출력되는 클릭신호에 대해서 듀티바를 적정화하는 듀티사이를 하는 제 1 래치회로(5)로부터 출력되는 클릭신호에 대해서 듀티바를 작성화하는 듀티사이를 하는 제 1 래치회로(5)로부터 출력되는 클릭신호에 통기하여 차례로 소장수의 신호되는 화소데이타 신호를 제 1 버퍼앰프(4)로부터 출력 신호에 통기하여 차례로 소장수의 신호를 등리사이클레클레이터(6)로부터 출력되는 화소데이타신호 및 제어신호 및 듀티사이클레클레이터(6)로부터 출력되는 화소데이타신호 및 제어신호 및 듀티사이클레클레이터(6)로부터 출력되는 함소데이타신호 및 제어신호 및 듀티사이클레클레이터(6)로부터 출력되는 클릭신호를 중폭하여 플릭패드부(3)로 공급하는 제 2 배퍼앰프(8)를 구비한다. 클 구비한다.

즉, 화소데이타신호, 클럭신호, 및 여러 제어신호는 입력패드부(3)로부터 드라이버(C(1)의 내부에 공급되고, 개의 전송계로에 배치된다. 한쪽의 전송계로는 이 신호를 제어로직(CT)에 공급하기 위해 사용되고, 다른쪽의 전송계로는 이 신호를 파형 장현하고 후단의 드라이버(C(1)에 출력 패드부(3)에 공급하기 위해 사용되고, 다른쪽의 전송계로는 이 신호를 파형 장현하고 후단의 드라이버(C(1)에 출력 패드부(3)에 공급하기 위해 사용된다. 제어로직(CT)은 예를 듣어 제어신호로서 공급되는 스타트 펼스클 로직 신호에 동기하여 시프트함으로써 차례로 소청수의 신호선을 선택하는 시프트레지스터 희로 및 이 시프트레지스터 희로에 의한 선택되는 신호선을 화소데이타 신호에 대응하는 전압에 설정하는 출력회로로 구성된다. 화소데이타 신호 및 제어신호는 래치희로(5,7) 로 파현 정현되고 클럭신호는 유티사이클레클레이터(5)에 의해 파현정형된다. 래치희로(5,7)에서는 화소데이타 신호 및 제어신호가 클럭신호의 타이밍을 기준으로 하여 래치되고 전송에 의한 신호 변형을 수복한다. 두티사이클레클레이터(6)에서는 예를 들어, 클럭신호의 전압의 평균간에 임계치를 추종시키면서 클럭신호을 정형함으로써 클럭신호의 듀티비플 거의 1:1로 유지하여 다음단계의 드라이버(C(1)로 출력하도록 동작한다.

듀티사이클레뮬레이터(6)는 예를 들어 도 5에 도시한 바와 같은 PLI회로를 사용하여 구성된다. 이 PLI회로는 에지(edge)동작 주파수 위상비교회로(6A), 로우패스필터(6B), 및 진압제어 가변주파수 발진회로(6C)

OCT.23.2003

복 1998-025131

를 갖는다. 에지등작 주파수 위상비교회로(64)는 버퍼엘프(4)로부터의 입력 클릭신호와 발진회로(60)로 부터의 솔릭클럭신호의 위상을 비교하고 위상차에 기초하여 오차 전압을 발생시킨다. 이 오차전압을 제 머전압으로서 로우패스필터(68)를 통하여 발진회로(60)에 공급되고 출력 클럭 신호의 위상을 시프트시킨

상열한 진압제어 가변주파수 발진회로(6C)는 예를 들어 도 6에 도시한 비와 같이 직렬로 접속된 복수의 대MOS 인버터를 포함한다. 이 대MOS 인버터는 로우패스 필터(6B)로부터 공급되는 제어진압에 의해 바이어 스되어 출력단 P1-P8, PF의 방견전투를 조정하는 MOS트랜지스터를 포함하고 최종단의 CMOS 인버터의 출력 단(PF)은 출력클릭신호를 피드백하기 위해 선두의 CMOS 인버터의 입력단에 접속된다. 이에 의해 모든 CMOS 트랜지스터는 도 7에 도시한 바와 같은 출력 클릭 신호를 주기적으로 출력단 P1-P8,PF로부터 발생한 다. 이 출력클럭신호의 위상은 제어진압의 변화에 추종하여 일정한 비율로 변화한다.

또한, 듀티사이클레르레이터(6)는 예를 들어 도 8에 도시한 바와 같은 미니 회로를 사용하여 구성된다. 이 미니회로는 1/2분주회로(6), 배타적인 논리할(6), 전압제어지연회로(6), 곱셈형 위상비교회로(6), 밀로우패스필터(8)를 갖는다. 1/2분주회로(6)는 버퍼햄프(4)로부터의 입력골렉산호를 1/2로 분주하고 및로우패스필터(8)를 갖는다. 1/2분주회로(6)는 버퍼햄프(4)로부터의 공급된다. 지연회로(6))는 분배타적 논리합(68), 전압제어지연회로(6), 및 곱셈형 위상비교회로(6)에 공급된다. 지연회로(6)는 분지회로(6)로부터의 클렉산호를 지연시키고 위상비교회로(6) 및 배타적 논리합(60)에 공급된다. 위상비 조회로(6)을 분주회로(6)로부터의 클렉산호와 지연회로(6)부터의 클렉산호를 비교하고 위상차에 기초교회로(6)는 분주회로(6)로부터의 클렉산호와 지연회로(6)을 하여 오차전압을 발생한다. 이 오차전압은 지연시간을 중감시키는 제어전압으로서 로우 패스필터(8)를하여 지연회로(6)에 공급된다. 배타적 논리합(66)은 본주회로(6)로부터의 플렉산호와 지연회로(6) 통하여 지연회로(6)에 공급된다. 배타적 논리합(66)은 본주회로(6)로부터의 플렉산호와 지연회로(6) 통하여 기연회로(6)에 공급된다. 배타적 논리합(66)은 본주회로(6)로부터의 플렉산호와 지연회로(6) 통하여 기연회로(6)에 공급된다. 배타적 논리합(66)은 본주회로(6)로부터의 플렉산호와 지연회로(6) 등하는 출력콜렉산호를 발생한다.

전압제어지연회로(H)는 예를 들면,도 9에 도시한 비와 같이 직별로 접속된 복수의 CMOS 인버터를 포함한다. 이 CMOS 인버터는 로우 패스필터(G)로부터 골급되는 제어진압에 의해 바이어스되어 각각의 충력한다. 이 CMOS 인버터는 로우 패스필터(G)로부터 골급되는 제어진압에 의해 클럭신호가 선두의 CMOS 다의 방전전류를 조정하는 MOS 트랜지스터를 포함하고, 1/2분주회로(BF)로부터의 클럭신호가 선두의 CMOS 인버터의 입력단에 공급된다. 이에 의해,모든 CMOS 트랜지스터는 물럭클럭신호을 주기적으로 각각의 출연단으로부터 발생한다. 이 출력클럭 신호의 위상은 제어진압의 변화에 추종하여 일정한 비율로 변화된

상출한 DLL회로에서는 1/2분주회로(6F), 배타적 논리합(6B), 전압제어 지연회로(6H), 곱셈형 위상비교회로(6I), 및 로무 패스필터(6J)의 폴력(SI-S6)이 도 10에 도시한 바와 같이 변화된다. 그 결과, 클럭신호의 듀티비가 거의 1:1로 유지되어 다음단계의 드라이버 IC(1)로 출력된다.

본 실시예의 핵정표시장치에 의하면, 화소데이타신호의 변형을 감소시키면서 클럭신호의 타이밍이 적정화되므로, 드라이버IC(1)의 수의 중대에 관계없이 신호진송능력을 유지할 수 있다. 또한, 이 액정표시장치 는 이동 배선(10)을 사용하여 화소데이타 신호, 플럭신호, 및 여러 제어신호를 전송하여 신호진송에 필요한 배선영역을 감소시킬 수 있다. 따라서, 테두리크기 및 제조비용을 불필요하게 증대시키지않고 보다한 배선영역을 감소시킬 수 있다. 따라서, 테두리크기 및 제조비용을 불필요하게 증대시키지않고 보다를 화면 크기 또는 보다 높은 해상도를 얻는 것이 가능해진다.

또한, 상순한 실시에에서는 신호선 드라이버(23)의 드라이버IC(1)가 드라이버 기판에 형성되었지만, 도 11에 도시한 바와 같이 CDG 장착기술에 의해 어레이 기판(9)의 외부 둘레상에 형성하고 이 드라이버IC(1) 사이에 이동배선(10)의 박막을 형성할 수 있다. 이 이동 배선(10)은 이 드라이버IC(1)를 캐스케이드 집 속하고 각 드라이버IC(1)를 경우하며 화소데이타신호, 클럭신호, 및 여러 제어신호로 전송한다. 이 경 속하고 각 드라이버IC(1)를 경우하며 화소데이타신호, 클럭신호, 및 여러 제어신호로 전송한다. 이 경 우, 액정표시장치는 플럭주파수가 25배에서 65배정도의 높은 신호전송속도를 얻을 수 있다. 따라서 보다 무, 액정표시장치는 플럭주파수가 25배에서 65배정도의 높은 신호전송속도를 얻을 수 있다. 따라서 보다 큰 화면 크기 또는 보다 높은 해상도를 얻기 위해 10개 이상의 드라이버IC를 캐스케이드 접속할 수 있다. 또한, 이동 배선은 신호선 드라이버(23)뿐만이 아니라 주사선 드라이버(24)에도 적용해도 좋다.

또한, 상全한 실시에는 복잡화를 피하기 위해 전원 리인(YDD 및 BND)을 통하여 드라이버[C(1)의 회로 컴 퍼넌트에 공통으로 공급되는 전원전함에 대해서만 설명하지만, 실제로는 이 공통인 전원전할 외의 화소데 이타 신호에 대응하는 화소전국용 구동전원전압 및 공통 전국용 기준전원전압도 필요해진다.

액정패널(20)의 외형크기 및 배선저항에 의한 전압강하가 비교적 작은 경우에는 이동 배선(10)이 이 걸원 전압을 공급하는 전원라인에 대해서도 적용할 수 있다. 이 경우, 도 12에 도시한 바와 같이 전압안정회 전압을 공급하는 전원라인에 대해서도 적용할 수 있다. 이 경우, 도 12에 도시한 바와 같이 전압안정회 로(12)가 전원입력 패드부(11) 및 전원솔릭패드(13)와 함께 각 드라이버IC(1)에 부가된다. 여러 전원전 같은 전원입력 패드부(11)를 통하며 드라이버IC(1)에 입력되고 버퍼램프(4) 래치회로(5), 듀티사이클레플 같은 전원입력 패드부(11)를 통하며 드라이버IC(1)에 입력되고 버퍼램프(4) 래치회로(5), 듀티사이클레플 레이터(6), 래치회로(7), 버퍼램프(8), 및 제어로찍(CT)과 같은 희로 컬퍼넌트에 공급될과 동시에 전압만 레이터(6), 래치회로(7), 버퍼램프(8), 및 제어로찍(CT)과 같은 희로 컬퍼넌트에 공급될과 동시에 전압만 레이터(6), 래치회로(7), 버퍼램프(8), 및 제어로찍(CT)과 같은 희로 크로이스트를 통하여 다 정희로(12)에 공급된다. 이 전원전압은 전압안정회로(12)로 각각 안정화되고 전원출함패드를 통하여 다 정희로(12)에 공급된다. 또한, 상술한 전압안정희로(12)는 각 드라이버IC(1)에서 각 전원전압 마다 독립적으로 설치해도 좋다.

植色 位图型

상술한 전압안정회로(12)를 각 드라이버IC(1)에 조합하고 이동 배선(10)이 클럭신호, 화소데이타신호, 그 밖의 제머신호용 신호라인에 더하여 모든 전원라인을 포합하도록 구성되면, 외부 버스라인에 의한 전원견 압출 공급하기 위해 외부 버스라인을 사용하는 경무보다 신호 드라이버(23)의 배선영역을 감소시킬 수 있

또한, 복수의 드라이버IC(1)가 입력패드부(2) 및 전원입력패드부(11)를 한쪽의 단변에 배치합과 동시에 딸력패드부(3) 및 전원출력패드부(13)를 다른쪽의 단변에 배치한 종횡비 1:5 미상의 직사각형 형상을 갖 고, COB 장확기술로 도 13에 도시한 바와 같이 머레미 기판(9)의 외부 둘레에 배열하면 미동 배선(10)미 거의 직선적이 되고 드라이버IC(1)의 간격도 효과적으로 감소시킬 수 있다.

또한, 본 실시예에서는 이동 배선을 수지필록상에 형성한 이동 배선철(100)을 각 드라이버IC 사이에 배치하고 드라이버IC 간의 전기적 접속을 설시하고 있다. 수지필름으로서는 예를 물어, 폴리이미드 필흡 등의 플렉시분필흡을 사용할 수 있다.

특 1998-D25131

만약, 액정패널(22)의 외형 크기 및 배선저항에 의한 전압감하가 비교적 큰 경우에는 화소전국용 구동전 원전압 및 공통 전국용 기준전원진압만 외부의 공통 배스라인을 사용하여 각 드라이베(C에 직접 공급하면 좋다. 이와 같은 경우에도 외부의 공통 배스라인의 라인 수는 감소된다. 즉, 많은 영역이 이 공통 배스라인에 의해 점유되지 않으므로, 테두리크기의 증대를 억제할 수 있다.

상술한 변형에에서는 신호선 드라이버IC(1)가 권력외부 버스라민을 사용하지 않고 신호 전송하도록 구성 된다. 복수의 드라이버IC(1)가 이동 배선에 의해 캐스케이드 접속되는 경우, 전송신호가 각 드라이버IC(1)를 경유할 때마다 변형되지만, 이 변형은 각 드라이버에서 전송신호의 파형정형을 실시합으 로써 해소된다. 따라서, 드라이버IC(1)의 수가 전송신호에 발생하는 변형 때문에 제약되지 않는다.

또한, 전압안정회로(12)가 각 드라이버IC(1)에 설치되고 드라이버IC(1)의 외부 요인에서 생기는 전압변동 및 드라이버IC(1)의 내부부하에 의해 발생하는 전압변동에 대해서 전원전압을 안정적으로 유지한다. 이 에 의해, 전원전압의 공급에 대해서도 공통 버스라인 대신 이동 배선을 이용할 수 있게 된다.

(57) 경구의 법위

경구항 1. 북수의 액정화소의 패트릭스 머레이, 상기 북수의 액정화소의 행을 따라서 형성되는 복수의 주사선, 및 상기 복수의 액정화소의 열에 대응하여 형성되는 복수의 신호선을 갖는 액정패널과,

상기 복수의 주사선의 각각을 통하여 1행의 액정화소를 선택하고 상기 복수의 신호선을 통하여 선택행의 액정화소의 전압을 제어하는 구동회로를 구비하고,

상기 구동회로는 상기 복수의 신호선을 차례로 구동하는 신호선 드라이버로 포함하고, 상기 신호선 드라이버는 적어도 클럭 신호 및 표시신호를 전송하는 이동 배선에 의해 캐스케이트 접속되고 각각 골럭 신호에 동기하며 표시신호를 차례로 소정수의 신호선에 공급하는 복수의 드라이버 (C를 갖고, 각 드라이버)C는 다음단계의 드라이버(C에 발력되는 클럭신호의 듀티비를 조절하여 클럭신호파형을 정형하는 클럭 파형 정형회로를 갖는 것을 특징으로 하는 액정표시장치.

청구항 2. 제 1 항에 있어서,

상기 액정패널은 삼기 복수의 신호선이 형성되는 유리판을 갖고 상기 이동 배선은 상기 유리판 상에 협성 되는 것을 복장으로 하는 액정표시장치,

청구할 3. 제 2 형에 있어서.

상기 복수의 드라이버IC는 상기 미룡 배선에 상기 유리판상에서 접속되는 반도체 베어췹인 것을 특징으로 하는 액정표시장치.

월구함 4. 제 1 함에 있어서,

상기 액정패널은 삼기 복수의 신호선이 형성되는 유리판을 갖고 상기 미통 배선은 상기 유리기판 상에 배 치된 플렉시블 기판상에 형성되는 것을 특징으로 하는 액정표시장치.

제 1 항에 있어서,

상기 클럭파형 정형회로는 콜럭신호의 튜티비콜 1:1로 조정하는 튜티사이클래큘레이터를 구비하는 것을 특징으로 하는 액정표시장치.

청구항 6. 제 [할데 있어서]


듀티사이클레클레이터는 PL회로에 의해 구성되는 것을 특징으로 하는 액점표시장성.

경구**항 ?. 제** 1 함에 있어서,

듀티사이클레클레이터는 미니회로에 의해 구성되는 것을 특징으로 하는 액정표시장치.


SED!

도만!




(종래 기술)







££8




<u>594</u>







互即




도则




500




丘型




도型和



*도世1*1



<u> 500</u>



号1998-025131

互图移

